待遇及福利
联系方式
1、完成ASIC芯片或模拟类芯片中PMU模块、ADC模块、接口模块等模拟电路的设计;
2、配合Layout同时完成版图布局及版图优化、后仿验证;
3、协助测试工程师制定测试方案;
4、协助AE/FAE解决客户端遇到的问题;
1、硕士以上微电子/电子工程等相关专业;
2、1年以上工作经验;
3、有电源管理类模块或芯片的设计经验，比如BUCK,BOOST, LDO,LED Driver, Charge Pump,Class D等;
4、有信号链类模块或芯片的设计经验，比如ADC,DAC,PLL等;
1、根据电路原理图进行模拟及混合信号电路版图设计
2、与电路设计工程师合作，优化版图确保电路性能最优化
3、完成版图物理验证
4、完成Sign-off流程及检查，编写版图设计文档
1、本科以上学历，电子相关专业;3年以上版图设计经验;综合能力强;
2、必须能根据需要修改calibre rule，有较多的脚本编改经验;
3、熟悉Linux工具设置环境以及Virtuoso、Calibre等工具使用细节;
4、熟悉DRC/LVS/PEX/PERC等各项验证流程及对应脚本设置;
5、熟悉数模混合模块及top的版图设计;对高压、高频版图均有一定了解;
6、熟悉ESD、Latchup及工艺原理;熟悉纳米级CMOS工艺;
7、有DC/Dc，PMU中关键模块的完成，整体top的layout搭建及流片经验者优先。
1、负责数字电路前端设计开发，包括RTL设计，RTL验证，形式验证，RTL综合，时序验证，DFT,
ATPG等工作;
2、参与芯片FPGA原型验证工作;
3、协助完成芯片实验室测试方案设计，并完成测试工作;
4、协助测试工程师进行量产测试方案设计;
5、撰写芯片设计，测试报告;
1、本科及以上学历,电子类相关专业;
2、熟悉数字集成电路基本原理,设计技巧，设计流程及相关工具;
3、熟练运用Verilog语言编写RTL代码和Testbench;
4、熟悉uvm验证数字平台者优先;
5、工作认真负责、善于学习、创新精神、团队合作精神;
1、负责公司ASIC产品后端设计相关工作:
2、搭建综合平台，制定时序收敛相关流程及标准。
3、负责全芯片的时序约束，综合，STA,FV， timing fix工作。
4、与物理设计和前端团队协作，完成时序收敛及综合网表提交工作。
5、辅助DFT工程师，完成DFT网表提交工作。
6、负责数模混合IP及数字标准单元IP的时序建模工作。
1、微电子/通信/计算机等相关专业，本科及以上学历。
2、3年以SOC/ASIC后端工作经验，至少有2款芯片的成功tapeout经验，具备数模混合芯片SOC顶层
的后端时序分析经验更佳。
3、精通STA Flow和Formal Flow，熟悉Synopsys/Cadence等公司专业的综合、STA工具，并熟练
掌握UNIX/LINUX操作系统及Perl/Tcl等脚本语言。
4、了解SOC前后端设计流程，具有丰富的综合、STA和timing fix经验。5、具有良好的团队精神和沟通技巧。
6、具有严谨务实的科学作风和优秀的质量/成本意识。
产品
关于我们
